gem5 模拟器上的 RISCV 32 位架构

Question

我想研究32位架构的gem5中的RISC-V处理器。我已经使用交叉编译器 riscv32-unknown-elf-gcc 制作了一个 C 可执行文件，并尝试在系统调用模拟模式下进行测试。我没有任何错误，但输出是错误的。你对此有什么想法吗？

Answer 1

您需要将gem5指向32位RISC-V（默认RV64）。

来源：gem5/src/arc/riscv/RiscvISA.py 将 RV64 更改为 RV32： riscv_type = Param.RiscvType("RV64", "RV32 或 RV64") 到 riscv_type = Param.RiscvType("RV32", "RV32 或 RV64")

卡西

Answer 2

gem5 支持 64 位 RISC-V ISA（具体来说是 RV64GC），我认为这就是为什么您可能会看到 32 位二进制文件的错误输出。我建议您为 riscv64 编译代码。

-阿亚兹