我有一个fpga，它以4.8 kbps的比特率接收串行数据。
现在我不确定我的fpga应该运行什么时钟频率来正确处理数据。
时钟速度是否需要至少为4800 Hz？
反之亦然：首先必须确定处理单个输入“tick”所需的时钟周期数。如果一个周期足以完成您的处理，则4800 Hz可能没问题。
但是如果你需要两个周期，那么你可能会以双倍的速度前进。
这是一个非常通用的答案，但你的问题也非常通用，所以这可能是你所希望的最好的，而不会增加你的输入。
时钟速度是否需要至少为4800 Hz？
理论：是的，实用的：不。
理论。 您可以使用4800Hz时钟接收4800 Hz信号，但前提是时钟频率恰好相同。 （4800 Hz会偏离，没有时钟是完美的）。为此你需要像PLL一样的东西，它在一个测量反馈循环中，查看信号，同时保持时钟的步进。
实际的。 使用例如更容易1MHz FPGA时钟并使用过采样。即便如此，您也遇到与专用时钟相同的问题：您需要知道位边界的位置。同样需要某种时钟锁定或边缘识别机制。事实上，您必须构建相当于PLL的功能，但您可以使用寄存器和计数器完成所有操作。 当以1MHz（对于FPGA来说非常慢）运行时，您有足够的时钟周期来处理数据。
这两种方法都取决于您未使用的协议。它们仅适用于某些类型的信号/串行协议。例如，如果信号在许多时钟周期内为低电平或高电平，则会导致任何一种方法出现问题。