在 64 位架构而不是 32 位架构上执行 RISC-V 指令时如何更改

Question

阅读 RISC-V ISA 手册时，我遇到了一些 32 位指令，但我不知道它们在 64 位中会是什么样子。

有人可以解释一下吗？