欢迎所有平台，请指定您的答案平台。
一个类似的问题：How to programmatically get the CPU cache page size in C++?
在Linux上（使用合理的最新内核），您可以从/ sys获取此信息：
/sys/devices/system/cpu/cpu0/cache/
此目录具有每个级别的缓存的子目录。每个目录都包含以下文件：
coherency_line_size
level
number_of_sets
physical_line_partition
shared_cpu_list
shared_cpu_map
size
type
ways_of_associativity
这为您提供了有关您希望了解的缓存的更多信息，包括缓存行大小（coherency_line_size）以及共享此缓存的CPU。如果您使用共享数据进行多线程编程，这将非常有用（如果共享数据的线程也共享缓存，您将获得更好的结果）。
在Linux上查看sysconf（3）。
sysconf (_SC_LEVEL1_DCACHE_LINESIZE)
您也可以使用getconf从命令行获取它：
$ getconf LEVEL1_DCACHE_LINESIZE
64
我一直在研究一些缓存行的东西，需要编写一个跨平台的功能。我把它交给了https://github.com/NickStrupat/CacheLineSize的github回购，或者你可以使用下面的源代码。随意用它做任何你想做的事。
#ifndef GET_CACHE_LINE_SIZE_H_INCLUDED
#define GET_CACHE_LINE_SIZE_H_INCLUDED
// Author: Nick Strupat
// Date: October 29, 2010
// Returns the cache line size (in bytes) of the processor, or 0 on failure
#include <stddef.h>
size_t cache_line_size();
#if defined(__APPLE__)
#include <sys/sysctl.h>
size_t cache_line_size() {
size_t line_size = 0;
size_t sizeof_line_size = sizeof(line_size);
sysctlbyname("hw.cachelinesize", &line_size, &sizeof_line_size, 0, 0);
return line_size;
}
#elif defined(_WIN32)
#include <stdlib.h>
#include <windows.h>
size_t cache_line_size() {
size_t line_size = 0;
DWORD buffer_size = 0;
DWORD i = 0;
SYSTEM_LOGICAL_PROCESSOR_INFORMATION * buffer = 0;
GetLogicalProcessorInformation(0, &buffer_size);
buffer = (SYSTEM_LOGICAL_PROCESSOR_INFORMATION *)malloc(buffer_size);
GetLogicalProcessorInformation(&buffer[0], &buffer_size);
for (i = 0; i != buffer_size / sizeof(SYSTEM_LOGICAL_PROCESSOR_INFORMATION); ++i) {
if (buffer[i].Relationship == RelationCache && buffer[i].Cache.Level == 1) {
line_size = buffer[i].Cache.LineSize;
break;
}
}
free(buffer);
return line_size;
}
#elif defined(linux)
#include <stdio.h>
size_t cache_line_size() {
FILE * p = 0;
p = fopen("/sys/devices/system/cpu/cpu0/cache/index0/coherency_line_size", "r");
unsigned int i = 0;
if (p) {
fscanf(p, "%d", &i);
fclose(p);
}
return i;
}
#else
#error Unrecognized platform
#endif
#endif
在x86上，您可以使用带有功能2的CPUID指令来确定缓存和TLB的各种属性。解析函数2的输出有点复杂，所以我将引用Intel Processor Identification and the CPUID Instruction的第3.1.3节（PDF）。
要从C / C ++代码获取此数据，您需要使用内联汇编，编译器内在函数或调用外部汇编函数来执行CPUID指令。
如果您使用的是SDL2，则可以使用此功能：
int SDL_GetCPUCacheLineSize(void);
返回L1缓存行大小的大小（以字节为单位）。
在我的x86_64机器上，运行此代码段：
printf("CacheLineSize = %d",SDL_GetCPUCacheLineSize());
生产CacheLineSize = 64
我知道我有点晚了，但只为未来的访客添加信息。 SDL文档目前说返回的数字是KB，但实际上是以字节为单位。
在Windows平台上：
来自http://blogs.msdn.com/oldnewthing/archive/2009/12/08/9933836.aspx
GetLogicalProcessorInformation函数将为您提供系统使用的逻辑处理器的特性。您可以遍历函数返回的SYSTEM_LOGICAL_PROCESSOR_INFORMATION，查找RelationCache类型的条目。每个这样的条目都包含一个ProcessorMask，它告诉您该条目适用于哪个处理器，并且在CACHE_DESCRIPTOR中，它告诉您正在描述什么类型的缓存以及该缓存的缓存行有多大。
ARMv6及更高版本具有C0或Cache Type Register。但是，它仅在特权模式下可用。
例如，来自Cortex™-A8 Technical Reference Manual：
高速缓存类型寄存器的目的是确定指令和数据高速缓存的最小行长度（以字节为单位），以使一系列地址无效。
缓存类型寄存器是：
- 只读寄存器
- 仅在特权模式下可访问。
高速缓存类型寄存器的内容取决于具体实现。图3-2显示了缓存类型寄存器的位排列...
不要假设ARM处理器有缓存（显然，有些可以配置没有缓存）。确定它的标准方法是通过C0。来自ARM ARM，第B6-6页：
从ARMv6开始，系统控制协处理器高速缓存类型寄存器是定义L1高速缓存的强制方法，请参阅第B6-14页的高速缓存类型寄存器。它也是早期架构变体的推荐方法。此外，第B6-12页的其他缓存级别的注意事项描述了级别2缓存支持的体系结构指南。
您还可以尝试通过测量某些时序以编程方式执行此操作。显然，它并不总是像cpuid和类似的那样精确，但它更便携。 ATLAS在配置阶段完成它，你可能想看看它：