防止变量覆盖到submakefile

Question

我有一个makefile编译一个共享库，我从另一个makefile调用。

在开发库时，我使用变量TARGET来命名库二进制文件。

BUILD_DIR?=$(abspath ./build)
SRC=src/file.c
INC=-I inc

CFLAGS+=-Wall -Werror
LDFLAGS+=-Wl,--no-undefined

TARGET=libname

ifndef ARCH
  $(error Undefined ARCH (Library targetted architecture))
endif

default: all

all: ${BUILD_DIR}/${ARCH}/${TARGET}

${BUILD_DIR}/${ARCH}/${TARGET}: ${BUILD_DIR}/${ARCH}
    ${CC} ${CFLAGS} ${LDFLAGS} -fPIC -shared -o [email protected] ${SRC} ${INC}

${BUILD_DIR}/${ARCH}:
    @mkdir -p $@

clean:
    @rm -rf ${BUILD_DIR}/${ARCH}/${TARGET}

.PHONY: all clean ${BUILD_DIR}/${ARCH}/${TARGET} ${BUILD_DIR}/${ARCH}

但是，在父makefile中，我使用变量TARGET来指定我正在部署应用程序的板。

ifeq (${TARGET},target1)
    # Target1 compiling
    ${LIB}:
        scp $@ ${TARGET_USR}@${TARGET_IP}:
        ${SSH_CMD} make -C $@ ARCH=arm
    [...]
endif
ifeq (${TARGET},target2)
    # Target2 compiling
    ${LIB}:
        make -C $@ BUILD_DIR=${BUILD_DIR} CC=${CC} ARCH=${ARCH}
    [...]
endif

我正在编译如下：make TARGET=target2我正在使用GNU make

从父makefile编译库成功但库的名称是target2.so而不是libname.so。

我认为变量只有在命令调用中明确预先设定时才会传递给子制作文件（如BUILD_DIR，CC和ARCH），但似乎TARGET也传递给子makefile。

我知道我可以将override TARGET=libname放入子makefile中。但我想知道是否有另一种解决方案。

Answer 1

默认情况下，任何命令行变量参数都将覆盖makefile中的任何本地分配。通过使用override指令可以解决这个问题：

override TARGET := libname

这将在子makefile中设置变量，无论是否在命令行中指定了值。