cpu-cache 相关问题

CPU高速缓存是CPU用来减少平均访问存储器时间的硬件结构。

clflush通过C函数使缓存行无效

我试图使用clflush手动驱逐缓存行,以确定缓存和行大小。我没有找到任何关于如何使用该指令的指南。我所看到的,是一些使用更高的代码......

回答 2 投票 5

根据英特尔的说法,我的缓存应该是24路关联,虽然它的12路,这是怎么回事?

根据“Intel 64和IA-32架构优化参考手册”,2012年4月第2-23页LLC数据阵列中保存的数据的物理地址分布在缓存中...

回答 2 投票 3

英特尔至强上缓存事件的性能计数器

我尝试使用Intel Xeon E5系列的性能计数器(linux perf)。我对缓存未命中的解释感到困惑。虽然可以轻松访问L1和LLC值,但L2的信息......

回答 2 投票 1

如果发生缓存未命中,数据将被直接移动到寄存器或首先移动到缓存然后注册?

如果发生高速缓存未命中,数据将被直接从主存储器移动到寄存器,或者数据首先被移动到高速缓存然后注册?有没有直接的方式连接寄存器与主...

回答 1 投票 -1

设计代码以适应CPU缓存?

在编写模拟时,我的伙伴说他喜欢尝试编写足够小的程序以适应缓存。这有什么实际意义吗?我知道缓存比RAM快,主...

回答 7 投票 14

在总结数组时缺少预期的缓存效果

我希望以下程序在性能方面完全受内存限制(阵列比L3缓存大)。因此,我预计长阵列的总和几乎需要两次......

回答 2 投票 2

优化NEON XOR实施

试图xor一个巨大的uint32数组我决定使用NEON协处理器。我实现了两个c版本:版本1:uint32_t xor_array_ver_1(uint32_t * array,int size){uint32x2_t acc = vmov_n_u32(0)...

回答 4 投票 4

© www.soinside.com 2019 - 2024. All rights reserved.