riscv 相关问题

RISC-V是一种新的指令集架构（ISA），最初设计用于支持计算机体系结构研究和教育，现在已成为RISC-V Foundation治理下的行业实现的标准开放架构。

微处理器设计中的新体系结构研究是什么？

[在浏览研究论文时，我感到微处理器体系结构已接近饱和。谁能解释一下微处理器设计方面正在发生的新研究。

microcontroller computer-architecture microprocessors riscv

回答 2 投票 -1

使用RISC-V的代码，该程序给出序列中的最大值

问题是：给定一个非零整数序列，后跟0，找到序列中最大的整数并将结果放在x5中。使用DD汇编器命令将其存储在...

assembly riscv

回答 1 投票 1

为什么使用JALR而不是JAL从子例程返回

我了解到jal和jalr都可以用于调用函数，相反，只有jal可以用于从这样的函数返回：sum3：添加a0，a0，a1添加a0，a0，a2 ...

assembly riscv

回答 1 投票 2

bazel规则中使用的自定义cc_toolchain

我一直在尝试编写一个bazel规则来包装risc-v源文件的编译，执行其他一些操作等，但是在获取CcToolchainInfo提供程序时遇到了一些麻烦。我有一条规则...

build bazel riscv

回答 1 投票 0

如何在RISC-V汇编中使用数组

我正在学习RISC-V组装，我需要使用数组来解决我要解决的问题；问题是我正在使用的模拟器（RARS）给了我一个错误：/ home / username / file_name第8行中的错误：...

assembly riscv

回答 1 投票 0

pk / Linux上的RISC-V ecall syscall调用约定

在RISC-V伪内核（pk）或Linux下运行的程序中，系统调用的调用约定是什么？查看riscv-gnu-toolchain生成的代码，规则似乎是：...

system-calls calling-convention riscv

回答 1 投票 0

RISC-V汇编语法中的混合目标/源操作数顺序

[RISC-V汇编器中的大多数指令在源操作数之前对目标操作数进行排序，例如：li t0、22＃目标，源li t1、1＃目标，源加法t2，t0，t1＃...]]

assembly riscv

回答 1 投票 2

使用SLLI循环访问数组元素

这是我的老师在C语言中给出的示例：while（save [i] == k）i + = 1;在RISC-V模式下编译，其中i在x22中，k在x24中，保存地址在x25中：slli x10，x22,3 add ...

c assembly riscv isa

回答 1 投票 1

谁能向我解释Risc-V中的编译循环语句如何工作？

这是我的老师给的例子：在C中：while（save [i] == k）i + = 1;我在x22中，k在x24中，保存地址在x25中。编译的Risc-V模式：slli x10，x22,3 add x10，...

riscv isa risc

回答 1 投票 0

[用于协处理器累加器示例的32位hella缓存访问

我已经用rocc示例实现了32位火箭芯片，但是在累加器示例中，同时使用do_load指令通过hella缓存接口访问数据。 io_mem_response_valid信号仍然保留...

riscv rocket-chip

回答 1 投票 0

RISC-V ISA中的FENCE.TSO是什么意思？

我真的不理解RISC-V中的正常FENCE（在这里已经得到回答：RISC-V指令集中的FENCE指令是什么意思？）和FENCE.TSO之间的区别。手册...

memory processor riscv

回答 1 投票 3

关于同一位置的两个软线程中的LR / SC

如果我在同一位置上有两个软线程，则线程＃1首先执行LR指令，然后＃2执行具有相同地址的LR指令，最后＃1 SC到该地址。此SC会成功吗？...

riscv

回答 1 投票 1

PULP SDK（platform-rtl）

我正在学习有关PULP SDK生成过程的教程“ https://github.com/pulp-platform/pulp-sdk/blob/b38dabd571287b6183f17a2c5538382b9d3fe668/README.md”。当我...

riscv

回答 1 投票 -1

为什么存储指令具有自己的格式

加载和存储指令对编码的要求相同：两个寄存器和一个12位立即数。但是，存储指令（sb，sh，sw）具有称为S型的专用格式，而...

riscv

回答 1 投票 3

如何理解“正式的内核内存排序模型”中的limus测试＃5？

在“正式的内核内存排序模型”一文中，提出了以下与直觉相反的内存模型石蕊测试：P0（int * a，int * b）{WRITE_ONCE（* a，1）; // 1 smp_wmb（）; ...

riscv memory-model

回答 1 投票 0

具有矢量扩展支持的RISC-V仿真器

我在哪里可以找到支持“ V”矢量扩展的RISC-V仿真器？我知道当前的规范版本0.8是草案：这是针对矢量的稳定建议的草案...

vector emulation simd riscv

回答 1 投票 0

设置RISC-V的mstatus寄存器

我正在尝试用另一个寄存器t1加载mstatus。 lw t1，mstatus＃将mstatys寄存器加载到t1 xori t1，t1，0x8＃xor mstatus中以设置第3位并保留其他所有内容...

riscv

回答 2 投票 2

为什么JALR编码偏移量的LSB

我们知道jal指定了21位的偏移量。但是，它不编码21位偏移量，而是20位偏移量。原因是地址的最低有效位始终为零，因为最小的...

riscv

回答 1 投票 0

为什么用这种方式对RISC-V S-B和U-J指令类型进行编码？

我正在读一本书“计算机组织和设计RISC-V版”，并且遇到了S-B和U-J指令类型的编码。我上面提到的那些类型具有奇怪的编码...

encoding riscv instruction-set

回答 2 投票 3

关于RISC-V编译器？

我对编程以及RISC-V还是陌生的。我对RISC-V编译器有一些疑问。它们如下：RISC-V编译器是否支持C程序？ RISC-V是从哪个交叉编译器...

c riscv risc f#-compiler-services

回答 1 投票 0

riscv 相关问题

最新问题