riscv 相关问题

为什么需要mcyclecfg和minstretcfg？

在 RISC-V 中，计划添加新的 CSR。这是 Github 页面上的文档。它针对以下两个问题。 • 它会给观察到的计数器值带来不可预测的噪声...

无法在 Arch Linux 上制作 riscv-gnu-toolchain “make -j$(nproc)”

我正在最新的 Arch Linux 上构建 riscv-gnu-工具链。 https://github.com/riscv-collab/riscv-gnu-toolchain 像这样： sudo pacman -Syyu autoconf automake curl python3 libmpc mpfr gmp g...

riscv 指令的 asm 易失性操作数用法

我正在尝试编写一个 C 函数，该函数采用 riscv 加载/存储（h/w/d）指令的 32 位指令编码，并将其展开为一系列加载/存储（b）指令。 我该怎么办

带有 Riscv Vector 向量内联的 C 代码

我在spike上模拟了裸机通用Riscv程序。现在我想在spike上运行裸机向量程序，但我认为将用于交叉编译和生成的C程序...

针对 risc-v 时，LLVM Clang 的某些 ASan 选项不可用

我正在观察 LLVM 支持的 Address Sanitizer 的确切执行情况。为此，我使用选项参数 -fsanitize 编译了一些测试代码，就像 -fsanitize=address, -fsanitize=

如何为riscv目标和arm构建编译gcc

我想编译gcc以在ARM内核上执行并生成riscv程序集。这个想法是为树莓派 4 构建一个交叉编译器。 我尝试直接从

如何正确地将新的自定义设备添加到 QEMU？

我必须编写一个自定义设备并将其添加到QEMU，它是一个加密加速器核心。然后使用 RISC-V ISA 针对 Linux 模拟该设备。 我已经在...中实现了密码算法

Riscv：mhartid 寄存器

我有一个关于 riscv 中的 csr register mhartid 的快速问题。在文档中说它对应于硬件线程 id。但是一个硬件线程是对应一个物理内核还是……

关于链接到内置的 riscv64 libgcc.a

我是 riscv GNU 工具链的新手。编译程序时，出现了一些错误。 /XXX/bin/../lib/gcc/riscv64-unknown-elf/10.2.0/rv64imac/lp64/libgcc.a(gedf2.o)... 中名为 **'__gtdf2'** 的隐藏符号...

为什么执行速度取决于所使用的 libc？

当我将我的可执行文件链接到我自己使用 Crosstool-NG 构建的 libc 时，我的程序的执行速度比我将我的可执行文件链接到由一家名为 Nucleisy 的公司构建的 libc 时慢得多...

如何从其原始 github 存储库构建开源处理器内核？

我只是以Ibex为例，它是ETH Zürich开发的32位开源RISC-V处理器。 在它的 Github 存储库 ibex 中，有很多文件。我知道最重要的是在

只显示 8 el risc v v program

"li t0, 16 " // 将向量长度设置为 16（数组的大小） "addi %[others_cnt], %[others_cnt], 1 " // 为 li 增加 others_cnt “对……

带有异步复位的寄存器文件在 OpenLane 上出现设置冲突错误

我正在尝试在 OpenLane 上运行具有异步低电平有效复位的寄存器文件代码，但出现此错误： [ERROR]：在典型角的设计中存在设置违规。请参考...

在 mac M1 上安装 risc-v 工具

在学习 MITS6.081 讲座和完成其实验室时，我想在我的 macbook air13' 和 apple m1 silicon 上安装 risc-v 工具。 我遵循这个教程：https://github.com/riscv-software-src/home...

我们被指示使用 RISC-V Rocket 处理器构建多核 ISA。我们不知道从哪里开始

我们是印度工程学院的本科计算机工程专业学生。作为我们主要项目的一部分，我们的指南指导我们使用 RISC-V Rocket 构建多核 ISA

汇编 RISC_V 代码的作用是什么？我怎样才能将它重写成纯 C

嗨，我必须了解两个汇编函数并将其重写为C。但是我不知道经过一段时间的检查后代码做了什么。 程序代码： build/program-riscv: 文件格式 ...

无法在 godbolt.org 上下载二进制对象

有谁知道我将如何从 godbolt 下载 RISC-V rv32c gcc 的二进制对象？ 我已经尝试了所有可用的选项。

有 3 个参数，但需要 2 个 lui a1，%hi(.LJTI0_0)

我正在转换 dhrystone 基准测试它在 riscv 编译版本上的性能。我已经生成了汇编代码，现在打算使用 venus-

在 64 位架构而不是 32 位架构上执行 RISC-V 指令时如何更改

阅读 RISC-V ISA 手册时，我遇到了一些 32 位指令，但我无法弄清楚它们在 64 位中会是什么样子。 有人可以解释一下吗？

构建 Linux 内核以设置 riscv32

我试图从 linux repo v5.12 构建内核来为 qemu 模拟器设置一个图像，但我一直收到这个错误 ./arch/riscv/include/asm/irqflags.h：汇编程序消息： ./arch/riscv/