vhdl 相关问题

如何使这个寄存器同步设计？LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; ENTITY register1 IS PORT ( d_in : IN std_logic_vector(7 DOWNTO 0); ...

vhdl quartus

回答 1 投票 0

VHDL检查字符串是否为空

不敢相信，我居然为此问了一个新的SO问题。我有一个VHDL实体是这样的：实体dpram is generic( DWIDTH : integer; AWIDTH : integer; INIT_FILE : string ...。

vhdl

回答 1 投票 1

VHDL中的变量使用

我在VHDL中看一些代码，看到这个例子：信号count : 整数范围0到宽度; begin process(clk, rst) 变量temp : 整数范围0到宽度; begin temp := ...

variables signals vhdl

回答 1 投票 0

VHDL with-select错误，期待"("，或一个标识符或一元操作符[重复]。

我正在用VHDL写一个2位4输入的多路复用器完全基于一个真值表。我正在使用with-select语句Code . 然而，我得到以下错误信息。最后4位的错误信息...

vhdl fpga quartus intel-fpga

回答 1 投票 0

simple_force_assignment

我正在做一份过去的试卷准备考试，其中一道题显示了这个波形。现在我当然知道你可以把代码一行一行地写出来像这样: sig1 <='1'; ...

vhdl test-bench

回答 1 投票 0

可重复使用的方式将双向记录分配给另一个人。

我使用的是UVVM AXI-Stream VVC。它把AxiStream接口定义为一个记录类型，为了简洁起见，在本题中缩短了。所以，给定这个记录类型，它包含了要进入的两个信号...。

vhdl

回答 1 投票 0

xilinx vivado：从tcl中读取组件.xml文件到项目中。

假设我的一个vivado项目设置如下：创建一个区块设计实例化一些IP核，然后把它们连在一起导出区块设计中的IO，点击区块...

vhdl verilog xilinx vivado

回答 1 投票 0

在同一个应用程序中，inout端口可以作为in和out工作吗？

我想写一个包含inout port的vhdl代码，但我有一个疑问，就是inout port在同一个程序中是否可以同时作为输入和输出，就像我知道使用inout pin的原因是为了让它 ...

vhdl microcontroller avr digital

回答 1 投票 0

vhdl中是否有一个函数可以检查端口是连接还是打开？

在VHDL中，允许将一个组件的输出端口打开。是否有一个函数可以从组件内部检测到这一点，从而可以生成其他硬件？我不想等待......

vhdl

回答 1 投票 0

Quartus RTL查看器参数与VHDL代码不同步。错误(10344) VHDL

我是参照 "https:/github.comeigenpiFace-Detection-on-FPGA "的项目做的。我打算把OV7670摄像头换成Terasic-D5M摄像头。我尝试改变输入参数...

vhdl fpga face-detection quartus

回答 1 投票 0

在VHDL中实现以太网MDIOSMI接口

我正在做LXT972M PHY收发器与LPC2368芯片的连接。我已经做了RMII到MII的转换器，但我不知道如何在VHDL中实现那个双向MDIO信号。由于我...

arm vhdl fpga ethernet spartan

回答 1 投票 0

移植映射到多个实体的最佳方法

如果某个实体需要在另一个 "顶层 "实体中被多次引用，那么最好的方法是什么？例如，给定某个实体My_Entity（此处为简化描述）：......。

vhdl

回答 1 投票 0

将RGB图像转换为灰度的VHDL代码 [关闭]

我需要用Vivado编写一段VHDL代码，将RGB图像转换成灰度图像。我真的不知道该从哪里下手，谁能帮帮我？先谢谢你了!

vhdl rgb fpga grayscale vivado

回答 0 投票 -4

vhdl 相关问题

最新问题