不确定AMD Zen 3架构(功能单元、指令发布时间/延迟)

问题描述 投票:0回答:0

我正在尝试查找有关 AMD 处理器 zen 3 架构的整数和浮点功能单元的信息。以及整数和浮点(单精度和双精度)加法和乘法的发布时间和延迟。

我正在使用此链接进行 architecture。 Zen 3 的详细信息从第 241 页开始。

以及说明信息的链接。从第 113 页开始。

我已经通过 uops.info 阅读更多指令延迟。

我不能 100% 确定我收集的信息是否正确。我想到的处理器是 Ryzen 7 5700X,这是我收集到的:

  1. 4 个整数 ALU FU(乘法/除法仅使用 4 个中的 1 个)和 2 个分支单元和 3 个地址生成单元 (平均每个时钟周期可以执行6条整型指令,只要是不同类型即可)

6 个浮点 FU(包括 2 个乘法/加法和 2 个进一步加法),2 个地址生成单元

2。 IADD 的问题/延迟:L1 I1 IMUL 的问题/延迟:L3 I3 FADD 的问题/延迟:L3 或 L6(来自 uops,不确定从哪里获得问题时间) FMUL 的发布/延迟:L3 或 L6(来自 uops,不确定从哪里获得发布时间)

不确定我收集的浮点数据是单精度还是双精度

3。 乘加融合有 L4 吞吐量为 2 FADD,2 FMUL。简单整数指令的吞吐量为 4

我认为我在第 1 点的信息是正确的。但是,我无法确认第 2 部分中的延迟,我也无法找到这些说明的发布时间。我需要一些帮助来验证我收集的信息以及如何/在哪里可以找到第 2 部分所需的数据。

我已经尝试阅读 PDF(Zen 3 部分)和 uops.info 来收集数据,但我不确定我的理解是否正确,并希望寻求帮助以消除我的误解。

assembly x86 cpu-architecture micro-optimization amd-processor
© www.soinside.com 2019 - 2024. All rights reserved.