Verilog结构分配模式中的冒号（:)表示什么？

Question

例如，

typedef struct packed {
  logic foo_1;
  logic foo_2;
} my_type

my_type foo_out;

assign foo_out = ‘{
  foo_1 : sig_1,
  foo_2 : sig_2
};

看起来像，与]相同>

assign foo_out = {sig_1, sig_2};
我无法在LRM中使用冒号（:)找到任何结构分配模式。任何人都请在需要这种表达的地方发表评论。

例如，typedef struct pack {逻辑foo_1;逻辑foo_2; } my_type my_type foo_out;分配foo_out =‘{foo_1：sig_1，foo_2：sig_2};看起来就像分配[...

Answer 1

这是SystemVerilog表达式，在普通的Verilog中不起作用。从SystemVerilog LRM：