使用 verilog-A 为逆变器编写代码

Question

我想正确定义 vdd，出现错误，我使用了错误的数据类型。我将其定义为电信号，同时 vdd 的值为 1.2 V，因此它是恒定的，那么我该怎么做呢？ 代码

your text``include "constants.vams" 

你的文字``包括“disciplines.vams”

your text

模块逆变器_1（输出，输入）；

your text

输出；

your text

输入；

your text

电气输出，输入，vdd；

your text

整数d_out；

your text

模拟开始

your text

vdd=1；

your text

@(交叉(V(in) - 0.5V(vdd)));

your text

如果（V（in）> 0.5V（vdd））；

your text

d_out =0;

your text

其他

your text

d_out =1 ;

your text

V（出）<+ transition(d_out,0,10ns)*V(vdd);

your text

结束

your text

结束模块