VHDL不区分大小写

Question

我已经看到使用VHDL关键字的大写字母，可能是出于编码风格的原因，例如IF-THEN-ELEIF-ELSE-END IF;图书馆IEEE;使用numeric_std.ALL;但是，它说VHDL“语言在大多数情况下不区分大小写”。因此，我假设上面列出的所有关键字也可以使用小写字母书写。

任何人都对关键词必须用大写字母表示例外吗？

Answer 1

据我所知，VHDL中唯一区分大小写的内容是character和string类型的literals（代码中的固定值）。因此，例如，std_logic类型是character s的枚举类型。对于任何character，大写字母与小写字母不同。因此，例如，'X'和'x'是不同的字符。因此，例如，如果要将'X'分配给类型std_logic，则必须使用大写'X'而不是小写'x'，因为这是std_logic类型的方式被定义为。例如：

my_signal <= 'X'; 

可以，但是

my_signal <= 'x';

不是，因为'x'不是有效的std_logic值。

因此，基本上，VHDL不区分大小写。似乎是在处理character（和string，它们只是character的数组）时。不能区分小写字母和大写字母的任何一种语言的确是一种奇怪的语言。