在Systemverilog中实现特殊功能寄存器的最佳方法

Question

我正在使用结构实现我的特殊功能寄存器，我可以在压缩结构和未压缩结构之间进行选择，压缩结构的优点是它们使我能够将我的结构视为向量，但是缺点是从综合的角度来看，解压缩结构会更好，因为“综合编译器可能比解压缩结构更好地优化解压缩结构”。

我想知道，即使出于上述综合考虑，也完全不使用解压缩结构是有意义的。

谢谢。

摘自Stuart Sutherland的书“使用SystemVerilog进行RTL建模”。

Answer 1

这不是打包或解包的声明，重要的是您要在结构上执行的操作。如果使用packed或unpacked编写完全相同的代码，则合成无关紧要。但是就像您说的那样，如果要在整个结构上执行xor之类的按位运算，则比使用解压缩结构要困难得多。