什么情况下我们必须在systemverilog中使用“net”数据类型？

Question

据我所知，现在systemverilog中的'reg'类型可以在分配语句中使用。

在旧时尚中，分配语句确实仅使用“net”类型。

所以我想知道什么样的信号应该是systemverilog中的“net”类型？

更新1

从这里http://www.testbench.in/IF_01_INTERFACE.html 我可以找到接口声明。

interface intf #(parameter BW = 8)(input clk); 
logic read, enable; 
logic [BW -1 :0] addr,data; 
endinterface :intf 

说到这里，我想知道为什么read和enable以及addr和data信号都是逻辑数据类型？有什么理由吗？为什么不使用reg或wire？

Answer 1

当信号上有多个驱动器时，使用

net，通常与双向端口结合使用，并且用于需要操作强度的交换机级别的设计。有关更多详细信息，请参阅“Verilog 中的这些电线和寄存器有什么用”。

Answer 2

关于网络的使用，戴夫的回答几乎涵盖了它。

来自 IEEE Std 1800-2012，

关键字 reg 并不总是准确地描述用户意图，因为它 可以被理解为暗示硬件寄存器。关键字逻辑是 一个更具描述性的术语。 logic 和 reg 表示相同的类型。

有关逻辑使用的更多信息可以在下面的链接中找到。

1) 摩根回答

2）格雷格的回答