用 HDL 实现时序芯片

Question

我被要求设计一个具有 6 个输入（𝑓1、𝑓0、A、B、C、D）和 3 个输出（E、F、G）的电路。电路的功能由输入𝑓1 和𝑓0 中的两个决定。最主要的是使输出 𝐹𝑡 和 𝐺𝑡 用作 𝐶𝑡+1 和 𝐷𝑡+1 的下一个输入。

我已经解决了这个问题的一半。我知道我应该使用 Mux 和 DFF 来解决这个问题，所以我添加了一个进一步的输入（加载），当设置为 1 时，您可以在序列开始和序列期间（如果需要）将输入加载到 𝐶𝑡 和 𝐷𝑡。我已经实现了 E、F 和 G 的每个表达式，并将输出 F 命名为“Ft”，将 G 命名为“Gt”，以便将它们送入 Mux 芯片，使该芯片顺序（如图所示）。 但是，它没有正常工作。

我应该如何修改我的芯片？谢谢你的帮助。