您可以将多个分析端口连接到单个实施吗？

我有多个环境，每个环境都负责一定的覆盖范围。因此，我被迫编写多个实现函数，这些函数可以工作，但在规模上会带来不便。有没有办法将多个分析端口连接到如图所示的相同实现？

system-verilog verification uvm