用数学运算符（+，-，

Question

显然，这将取决于编译器和目标-但是是否有deacto标准？它们是否可以合成为整个ALU？还是最小加法器或比较器看起来像什么？

提出此问题的另一种方法：如果我要在Verilog中使用一堆逻辑进行数学运算，最终结果可能会比坚持一个简单的cpu并强迫计算通过它要大得多？

Answer 1

但是有事实上的标准吗？它们是否可以合成为整个ALU？还是最小加法器或比较器看起来像什么？

它们将合成为最小的逻辑块，该逻辑块仍可以在所需的时间内完成操作。

我为您打开了我的一个数学模块：双线性插值器。这是进入综合工具之前的结构。当时它已经是一组专用操作。然后，综合工具将通过例如减少逻辑和/或合并功能的数量。

如果我在Verilog中具有一堆数学逻辑，那么它可能比坚持一个简单的cpu并强迫进行计算要大得多？

绝对不是。您可以通过以下方式思考自己：

• CPU是根据Verilog代码构建的。
• 该CPU具有加法器，乘法器等。
• 如果使用CPU而不是每个CPU，您将获得递归。