1-1基本逻辑门的延迟时间有何不同？
我发现NAND和NOR门在数字电路设计中是首选，延迟时间较短，AND和OR门甚至可以用NOT和NAND / NOR门实现。
1-2 AND，OR，NOT门之间的延迟时间是否存在已知或已知的差异？
如果你看看这些不同的大门是如何构建的，你可以看到一些差异的原因。逆变器由一个上拉晶体管和一个下拉晶体管组成。这是最简单的门，因此可能是最快的。 NAND有两个串联的下拉器件和两个并联的上拉晶体管。 NOR基本上与NAND相反。是的：AND通常只是NAND +逆变器。
两个串联晶体管（使其更慢）的路径的导通电阻将更高，并且连接到单个节点的晶体管的数量将增加捕获负载（使其更慢）。您可以通过使用更大的晶体管（导通电阻更低）来加快速度，但这会增加驱动它的任何电池的负载，从而减慢电池的运行速度。
这是一个很大的优化问题，您可能不应该尝试自己解决。这就是EDA工具的用途。
对于典型的fpga（基于LUT的逻辑元素），根本没有区别。单个单元格可以根据其生成的真值表实现复杂的功能，并且多个表达式可以折叠成单个单元格，因此您甚至不会找到单个和/或非“门”。
对于ASIC来说可能有所不同，我不知道。但是在一个典型的fpga中，你没有门，有基于ram的查找表，实现其输入的复杂功能 - 4-6个输入，而不仅仅是2。
您会发现，在足够大的设计中，路由成本远高于单个逻辑单元中的延迟。