在我的vhdl代码中获得正确的信号值的问题

Question

我正在做我的毕业论文，我是用VHDL编写的。在我的代码中，如下图所示，我给两个信号分配了值(counting 和 get_lbp_from_blks)在同一时间。然而，在Modelsim的模拟波中，我看到信号是 get_lbp_from_blks 得值 1 早于信号的两个周期 counting. 你有什么想法，为什么会发生这种情况？来自Modelsim的波形

if (making_blocks = '1') then 
    ...doing some stuff...
    making_blocks <= '0';
    get_lbp_from_blks <= '1';
    counting <= '1';
    incr_i <= '1';
end if;

PS：Modelsim给我看了一条信息

** Warning: Design size of 34160 statements or 279 leaf instances exceeds ModelSim PE 
Student Edition recommended capacity.
 Expect performance to be quite adversely affected.". 

有没有可能影响到我的代码？

先谢谢了!