我编写了一个异步 FIFO 缓冲区,但是当我运行它时,我在输出端口上得到 XXX。我提到了关于 SO 的问题,其中说断言复位信号应该使其工作,但尽管这样做了,我仍然面临同样的问题。
任何帮助将不胜感激。
module fifo
#(parameter width =8,
addr_width = 4,
depth = (1 << addr_width)
)
( // Read port
output [width - 1:0] dout,
output reg empty_out,
input wire rd_en,
input wire rclk,
//write port
input wire [width-1:0] din,
output reg full,
input wire wr_en,
input wire wclk,
input wire rst
);
(* ram_style = "bram" *)
reg [width-1:0] memory_s[depth-1:0];
reg [31:0] push_ptr;
reg [31:0] pop_ptr;
assign dout = memory_s[pop_ptr]; // assign cannot assign values to registers
always @(posedge wclk)
begin
if (rst == 1)
push_ptr <= 0;
else if(wr_en == 1)
begin
memory_s\[push_ptr\] <= din;
//$display("w: %d", push_ptr);
if (push_ptr == (depth -1))
push_ptr <= 0;
else
push_ptr <= push_ptr + 1;
end
end
always @ (posedge rclk)
if (rst == 1)
pop_ptr <= 0;
else if (rd_en ==1)
begin
//dout <= memory_s\[pop_ptr\];
//$display("r: %d", pop_ptr);
if (pop_ptr == depth-1)
pop_ptr <=0;
else
pop_ptr <= pop_ptr+1;
end
reg full_s;
reg overflow;
always @*
begin
if (rst == 1)
full_s <= 0;
else if (push_ptr <= pop_ptr)
if (push_ptr + 1 == pop_ptr)
begin
full_s <= 1;
$display("push,pop,full: %d %d %d", push_ptr,pop_ptr,full_s);
end
else
full_s <=0;
else
if(push_ptr + 1 == pop_ptr + depth)
begin
full_s <= 1;
$display("push,pop,full: %d %d %d", push_ptr,pop_ptr,full_s);
end
else
full_s <= 0;
end
endmodule]
这是一个波形:
添加了测试平台 模块 fifoTb;
// Inputs
reg rd_en;
reg rclk;
reg [7:0] din;
reg wr_en;
reg wclk;
reg rst;
// Outputs
wire[7:0] dout;
wire empty_out;
wire full;
// Instantiate the Unit Under Test (UUT)
fifo uut (
.dout(dout),
.empty_out(empty_out),
.rd_en(rd_en),
.rclk(rclk),
.din(din),
.full(full),
.wr_en(wr_en),
.wclk(wclk),
.rst(rst)
);
initial begin
// Initialize Inputs
rd_en = 0;
rclk = 0;
wr_en = 0;
wclk = 0;
rst = 1;
din = 8'h0;
// Wait 100 ns for global reset to finish
#100;
rst = 0;
wr_en = 1;
din = 8'h1;
#101 din = 8'h2;
rd_en = 1;
// Add stimulus here
end
always begin #10 wclk = ~wclk; end
always begin #10 rclk = ~rclk; end
endmodule
我建议在输出
dout
信号上添加额外的逻辑
避免具有 'bxxx
值,因为 memory_s
有初始值
'bxxx
:
assign dout = (rd_en) ? memory_s[pop_ptr] : 0;
创建测试平台的其他提示:
首先,尝试了解您的情况非常重要 设备工作正常。
在阅读您的 RTL 代码后,我得出的结论是您的 fifo 在 以下方式:
写操作
always @(posedge wclk)
begin
if (rst == 1)
push_ptr <= 0;
else if(wr_en == 1)
begin
memory_s[push_ptr] <= din;
if (push_ptr == (depth -1))
push_ptr <= 0;
else
push_ptr <= push_ptr + 1;
end
end
当
wr_en
为高电平时,执行两个操作。
din
的值将写在 memory_s
所指的位置
push_ptr
在 wclk
的下一个正边缘。如果
push_ptr
等于(depth -1)
,则0
将被写入
寄存器 push_ptr
else 寄存器 push_ptr
加 1
相反。
当
wr_en
为低电平时,不会执行写操作。读取操作
assign dout = memory_s[pop_ptr];
always @ (posedge rclk)
if (rst == 1)
pop_ptr <= 0;
else if (rd_en ==1)
begin
if (pop_ptr == depth-1)
pop_ptr <=0;
else
pop_ptr <= pop_ptr+1;
end
当
rd_en
为高电平时,将寄存器pop_ptr
增加1
,如果
pop_ptr
不等于depth-1
,否则用 0
代替。
dout
将始终保持寄存器指向的memory_s
的值
pop_ptr
。
为您要执行的每个操作创建任务 通常很方便。
wr_en = 1;
din = 8'h1;
#101 din = 8'h2;
rd_en = 1;
我为您创建了写入和读取任务作为示例,您可能想要 替换上面的代码。
task write(input [7:0] pdin);
$display("[ testbench ] writing data: %0x", pdin);
din <= pdin;
wr_en <= 1;
@(posedge wclk);
din <= 0;
wr_en <= 0;
endtask
task read(output [7:0] prdata);
rd_en <= 1;
@(posedge rclk);
prdata = dout;
rd_en <= 0;
$display("[ testbench ] reading data: %0x", prdata);
endtask
以下是如何使用任务:
write(8'hAA);
read(read_data);
write(8'hCC);
read(read_data);
write(8'hBC);
read(read_data);
在编写组合电路时,不建议添加 其上有重置逻辑。
always @*
begin
if (rst == 1)
full_s <= 0; . . .
此外,大多数 EDA 工具供应商建议使用阻塞 (
=
) 分配
在编写组合电路和非阻塞赋值(<=
)时
时序电路。
完成后,通过调用
$finish
结束模拟。
initial begin
#1000; $finish;
end