SV 封装上的 verilog 模式 AUTOARG

Question

verilog 模式 AUTOARG 支持发布系统 verilog 封装类型的端口吗？

当我尝试这样做时我意识到：

`include "something_pkg.sv"

module something(/*AUTOARG*/);
input some_pkg::tx_something busA;

它实际上为我提供了这个：

module something(
/*AUTOARG*/
// Inputs
some_pkg::tx_something);
input some_pkg::tx_something busA;

当我真正想要这个时：

module something(
/*AUTOARG*/
// Inputs
busA);
input some_pkg::tx_something busA;

Answer 1

您必须提供带有 typedef 使用的后缀的 verilog-mode。

// Local Variables:
// verilog-typedef-regexp: "_[tT]$"
// End:

在您的情况下，它将如下所示，但建议在您的代码库中遵循标准命名约定。

// Local Variables:
// verilog-typedef-regexp: "tx_something$"
// End: