cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

了解分支预测效率

我试着测量分支预测成本，我创建了一个小程序。它在堆栈上创建一个小缓冲区，填充随机0/1。我可以用N设置缓冲区的大小。代码重复导致......

performance x86 x86-64 cpu-architecture branch-prediction

回答 1 投票 1

鼓励CPU执行Meltdown测试的乱序执行

我试图利用Ubuntu 16.04上的崩溃安全漏洞，在Intel Core-i5 4300M CPU上使用未修补的内核4.8.0-36。首先，我将秘密数据存储在内核中的地址...

linux-kernel x86 intel cpu-architecture exploit

回答 1 投票 5

汇编语言如何使具有特定缓存设计的计算机运行得更快？

我是汇编语言和缓存设计的新手，最近我们的教授向我们提出了一个关于编写汇编语言指令的问题，以使具有特定缓存设计的计算机运行得更快。一世 ...

caching assembly cpu-architecture processor cpu-cache

回答 1 投票 2

为什么这个specpoline不能在Kaby湖上工作？

我正在尝试在我的Kabe lake 7600U上创建一个specpoline（cfr.Henry Wong），我正在运行CentOS 7.完整的测试库可以在GitHub上找到。我的版本的specpoline如下（cfr ....

assembly x86-64 cpu-architecture branch-prediction speculative-execution

回答 1 投票 4

Write-Combining Buffer位于何处？ 86

Write-Combine缓冲区是如何物理连接的？我已经看到了一些框图，说明了许多变体：L1和内存控制器之间CPU的存储缓冲区和内存控制器之间......

x86 intel cpu-architecture cpu-cache amd-processor

回答 2 投票 6

解码多长度操作码（SPU ISA）

我从我实现的汇编程序中生成了一个十六进制的32位指令转储。指令转储的子集如下所示：指令的操作码长度为4,7,8,9和......

cpu-architecture dump opcode hexdump spu

回答 1 投票 0

为什么要清除其他逻辑处理器导致的内存订单违规管道？

内存订购机器清除性能事件由vTune文档描述为：当来自另一个处理器的监听请求与...匹配时，内存排序（MO）机器清除发生。

assembly x86 cpu-architecture memory-barriers

回答 1 投票 5

处理器在高速缓存一致性操作期间是否停止

假设变量a = 0处理器1：a = 1处理器2：打印（a）处理器1首先执行它的指令然后在下一个周期处理器2读取变量以打印它。那就是：处理器2会......

multithreading caching cpu-architecture cpu-cache

回答 2 投票 3

为什么在我的单周期架构实现中输出没有改变/没有加载？

我编写了单周期MIPS架构的代码，它实现了add，sub，multiply和divide。有一个2D Reg阵列，一个控制单元，一个ALU。我想我已经把它写得很好但是......

verilog cpu-architecture

回答 1 投票 0

获取完成后PC寄存器指向什么？ [重复]

获取完成后PC寄存器指向什么？它是要执行的下一条指令的地址，还是其他什么？

x86 mips cpu-architecture program-counter

回答 1 投票 0

什么是非幂等内存映射I / O含义？

在RISCV特权规范第75页中，提到术语“非幂等内存映射I / O”。什么是非幂等内存映射I / O？它是关于非副作用吗？什么是关于非幂等的设计问题...

io cpu-architecture

回答 1 投票 1

高速缓存行大小会影响内存访问延迟吗？

英特尔架构长期以来一直使用64字节缓存。我很好奇，如果处理器有32字节或16字节的高速缓存行而不是64字节高速缓存行，那么这会改善RAM到寄存器数据......

memory computer-science hardware cpu-architecture

回答 1 投票 1

Xcode 6.1上的体系结构x86_64的未定义符号

突然间，Xcode在编译时把这个错误告诉了我：架构x86_64的未定义符号：“_ OBJC_CLASS _ $ _ Format”，引自：WOExerciseListViewController.o中的objc-class-ref ...

ios xcode cpu-architecture

回答 13 投票 36

关于二进制中浮点加法的一些缺陷

我有一些关于在二进制中添加两个浮点的问题。谁能告诉我哪一步我做错了？以下是两个浮点数符号指数分数1 11101101 ...

cpu-architecture

回答 1 投票 0

x86程序集和其他版本的程序集有什么区别？

我知道有很多版本的汇编编程语言，比如x86，ARM，MIPS，Motorola等......它们运行在各种架构上。但是，这是为什么？装配怎么样......

assembly x86 arm cpu-architecture instruction-set

回答 2 投票 0

如何在MIPS一周期数据路径中实现指令jrlti（如果小于立即数则跳转寄存器）？

我无法实现jrlti指令。我无权修改ALU，因此必须保持原样。以下是指令的定义：[rs] <SignImm？ PC = [rt]：PC = PC + ......

mips cpu-architecture

回答 1 投票 0

哪个因素最有助于使SRAM比DRAM快得多

我读了几篇文章和教科书。但他们对这个话题含糊不清 - 哪个因素最有助于使SRAM比DRAM快得多？以下是一个或多个？或任何其他......

memory cpu-architecture

回答 2 投票 1

如何使用加法划分汇编语言？

在高中的计算机工程课程中，我们获得了一项任务，我们必须通过使用添加过程在汇编语言中划分2个数字。我们的玩具建筑......

assembly binary cpu-architecture opcode

回答 1 投票 0

使用跨步访问来测量峰值内存带宽有什么问题

以Skylake为例，其缓存行为64B。我试着编写一个简单的程序来查看我可以消耗的峰值内存带宽是多少。在下面的代码中，我故意使步幅64B如此......

memory benchmarking cpu-architecture microbenchmark

回答 1 投票 1

将512KB主内存映射到1KB缓存作业问题

如果我发布此错误，我很抱歉。如果我需要改变什么，请告诉我。我收到了我的计算机架构作业，我错过了这个问题。我的教授......

caching cpu-architecture memory-address cpu-cache memory-mapping

回答 1 投票 1

cpu-architecture 相关问题

最新问题