这是我的第一个问题，我真的希望你能帮助我
我有两个问题，我的第一个问题是当我与主文件分开声明程序包时。我在编译中没有错误，但是我收到了Modelim的消息：
# ** Error: (vcom-11) Could not find work.conv_p.
# ** Error: E:/HDD/Doccument/MEGA/Univ/Master M2 France/Projet/Quartus/Conv_rev3/Conv_rev3.vhd(3): (vcom-1195) Cannot find expanded name "work.conv_p".
我的第二个问题是，当我在主文件中声明该软件包时，我对合并没有问题，但是当我运行modelsim时，我得到了此消息：
** Error: E:/HDD/Doccument/MEGA/Univ/Master M2 France/Projet/Quartus/Conv_rev3/Conv_rev3.vhd(7): near "<>": syntax error
Error: E:/HDD/Doccument/MEGA/Univ/Master M2 France/Projet/Quartus/Conv_rev3/Conv_rev3.vhd(8): VHDL Compiler exiting
最佳问候
在第一个问题中，您在代码中指定的实体名称很可能是错误的，这就是为什么它无法找到该实体并显示该错误的原因。因此，不用说，如果它甚至没有找到实体，那么它将无法编译它。现在，我认为不需要回答第二个问题，因为其中肯定有一些错误。