是否有特定的Vivado和Quartus工具定义RTL可用于预处理?

问题描述 投票:0回答:1

我有一个需要同时在Xilinx Vivado工具链和Quartus工具链中构建的项目。在设计中,我有一些特定于供应商的跨时钟域IP。 Vivado或Quartus预处理步骤中是否存在标准定义,我可以用来控制一个IP与另一个IP的ifdef?

fpga vivado quartus intel-fpga
1个回答
0
投票

我还无法评论Oldfart的评论,但是我要补充一点,如果是VHDL,则可以使用IF / GENERATE实例化正确的IP。但是您说的是预处理-您想要一些特别的东西吗?也许您正在沿着metacomment pragmas的思路思考?链接的页面上似乎同时有一个A和一个X。

© www.soinside.com 2019 - 2024. All rights reserved.