cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。

像 F 这样的 RISC-V 扩展到底是如何在流水线处理器中实现的

我知道典型的浮点运算比典型的整数运算要慢得多，所以我不太确定哪种方法（es？）适合实现 RV32IF 处理器...

floating-point cpu-architecture hardware riscv pipelining

回答 1 投票 0

MIPS 中的转发何时发生有规则集吗？

我目前正在阅读两本：帕特森的《计算机组织和设计》和亨尼西的《计算机体系结构：定量方法》，并且想知道如何转发。书上是这样的

mips cpu-architecture

回答 1 投票 0

TSO 和商店转发保证

我正在阅读 Vijay Nagarajan 等人撰写的《内存一致性和缓存一致性入门》第二版。我对他们对 TSO 的正式定义有些困惑。它们分为三个部分

assembly x86-64 cpu-architecture memory-model

回答 1 投票 0

多字节指令的地址转换

嗨我的问题很简单：如果您有 4 字节指令并且您的操作系统使用分页。是否有可能进行多次地址转换来获取这个 4 字节指令...

operating-system cpu-architecture paging low-level

回答 1 投票 0

一个CPU有可能有多个L3级缓存吗？

多核CPU的核心必须全部共享L3缓存吗？一个CPU有可能有多个L3级缓存吗？例如，假设一个 cpu 有 24 个核心，并且没有三个核心共享 L3 缓存，那么...

caching cpu cpu-architecture cpu-cache

回答 1 投票 0

什么是“虚假分享”？如何重现/避免它？

今天我和并行编程课上的教授对什么是“虚假共享”有了不同的理解。我的教授说的毫无意义，所以我立即指出。她

caching optimization parallel-processing cpu-architecture false-sharing

回答 2 投票 0

cpu执行过程中如何检测异常？

管道执行期间CPU如何知道它正在执行的指令出现异常以及需要调用哪个处理程序。谁用该处理程序地址更新电脑？

cpu-architecture

回答 1 投票 0

执行这段汇编代码需要多少个周期？

假设汇编代码正在 32 位 MIPS 处理器上执行，该处理器具有支持停止但不转发的 5 级流水线。分支指令的比较是在 exec 中完成的...

assembly mips cpu cpu-architecture

回答 1 投票 0

为什么属于同一物理核心的两个逻辑核心频率不同？

CPU开启Turbo模式时，工作频率会随着工作负载的变化而波动。我通过turbostat命令观察到每个核心在运行期间都有不同的频率...

x86 cpu-architecture intel hyperthreading

回答 1 投票 0

在单周期32位MIPS处理器中如何查找指令执行后的信号值？ [已关闭]

考虑单周期 32 位 MIPS 的以下数据路径处理器。假设 lw 指令在以下程序中执行：吕 $t2,0x3f 奥里 $t2,$t2,0x11 lw $t8,4($t2) 指导...

mips cpu cpu-architecture

回答 1 投票 0

单周期32位MIPS处理器中指令执行后信号值是多少？

考虑单周期 32 位 MIPS 处理器的以下数据路径。单周期 32 位 MIPS 处理器的数据路径假设 lw 指令在以下程序中执行：吕$t...

mips cpu cpu-architecture cpu-registers alu

回答 1 投票 0

为什么 MIPS 中“opcode”字段和“funct”字段分开？

MIPS ISA 有一条 R 类型指令，该 R 指令的前 6 位有操作码字段，后 6 位有功能字段。那么ISA为什么要这样设计呢？将它们结合起来怎么样...

mips cpu-architecture instruction-set opcode instruction-encoding

回答 2 投票 0

RISC-V 中指令是如何拆分的？

我一直在尝试用 Lua 编写 RISC-V 模拟器。我正在尝试查找有关说明及其工作原理的信息，但我不想阅读手册，所以我去了 ChatGPT。它说欧...

lua emulation cpu-architecture riscv

回答 1 投票 0

相当于 msvc 的 -march=native

据我所知，MSVC告诉编译器使用特殊可用指令的编译选项是/arch。在 clang/linux 上，我们可以使用 -march=native 来自动检测 archite...

c++ visual-c++ compilation cpu-architecture hardware-acceleration

回答 1 投票 0

gcc 使用 `lea` 而不是 `add`

我想记住编译器如何执行整数除以 2。有趣的是，我发现了一个我不理解的特殊行为： https://godbolt.org/z/87n3x5Gjv int div2(int x) { ...

assembly gcc x86-64 addition cpu-architecture

回答 1 投票 0

这个CPU调度算法任务的结果是什么？

考虑以下一组流程：一旦每个进程处理完其“突发时间”，它就会进入等待队列，然后在显示的时间后“返回”到就绪队列。您需要...

c operating-system cpu cpu-architecture scheduling

回答 1 投票 0

Skylake 有环流检测器吗？

在Agner Fog的微架构手册中，Skylake有一个Loopback buffer，根据描述我猜是Loop Stream Detector。处理器有一个循环缓冲区，它可以简单地回收 µops

x86 cpu-architecture

回答 1 投票 0

逻辑地址生成是由CPU还是编译器完成？

我很困惑，CPU为程序生成逻辑地址还是编译器在CPU的帮助下完成的？而这一代又是在什么时候进行的呢？有人可以吗

operating-system cpu-architecture memory-address

回答 1 投票 0

现代 ARM/ARM64 CPU 中的桶形移位器是如何实现的？

ARM 有一个桶形移位器，可用于移位指令的第二个操作数。可以这样写添加 x0, x0, x1, lsl #2 代替 lsl x1, x1, #2 添加 x0, x0, x1 我发现了一些

arm cpu-architecture arm64

回答 1 投票 0

LRU 全关联缓存与按最近使用排序的队列相同吗？

我可能想得太多了，但是在你有大小为 3 的缓存并且调用地址 1 2 3 4 的情况下，缓存将如下所示： 1 -> 2 1 -> 3 2 1 -> 4 3 2 物理变化...

cpu-architecture

回答 1 投票 0

cpu-architecture 相关问题

最新问题