CPU或微控制器的硬件微体系结构（x86，x86_64，ARM，...）。
如何在 Apple M1 上的 Mac 操作系统中禁用硬件预取器？
在基于 Intel 的 Linux（或 macOS）中，我们可以通过使用 wrmsr 修改 0xa14 寄存器来禁用预取。 我读到在 ARM Cortex-A53 上，CPUACTLR_EL1 寄存器的 L1PCTL 部分可以设置为 0 来禁用...
嘿，我对编码相当陌生，我加入了编码俱乐部，因为我对不断发展的技术世界感兴趣。最近的主题是关于计算机体系结构，在小组中我们有......
想象一个处理器能够使用 128 字节 RAM 寻址 8 位范围（我知道这实际上小得离谱）。并且有一些 8 位设备寄存器映射到地址 100。为了
为什么我们在 MIPS 中将程序计数器增加 4 而不是 32？
在MIPS中，我知道每条指令PC都会增加4。这是因为该字位于 32 位边界（4 个字节）上。这对我来说很有意义，自然我们需要增加 PC b...
尝试实现 Tomasulo，我有一个完全关联的缓存（32 字节），块大小为 16 字节。缓存当前填充有a0、a1（各16b），LRU为a0。我正在使用分支预测，
我可以在不使用 android NDK 的情况下将多个架构的 apk 上传到 Google Play 商店吗？
我需要生成 2 个 apk，一个用于 x86，一个用于 ARM。我用不同版本的人行横道来做到这一点，它内部使用科尔多瓦。创建两个项目时我需要做的就是 ./cordova/...
我有一个关于 Neoverse N1 中 adds with shift (adds x3, x4, x5, lsl #32) 使用的管道的问题，特别是“adds x3, x4, x5, lsl #32”。 根据Neoverse N1软件优化（http...
第一个寄存器是RISC-V ISA中的硬件零。它用于许多情况，例如将零调用到另一个寄存器，以及跳转但不存储地址等。 然而，有很多可能性......
为什么mem_load_retired.l1_hit和mem_load_retired.l1_miss没有添加到加载总数中？
我正在研究缓存对 x86-64 CPU 性能的影响。我一直在使用 Linux 的 perf 来监控缓存命中/未命中率，特别是这些计数器： mem_inst_retired.all_loads
我知道CPI可以通过指令的时钟周期来计算。尽管我在这里陷入了僵局并且需要一些帮助。我正在尝试查找处理器的平均 CPI，其中 25% ...
8086微处理器内存疑问，是外部的，如果是的话，分段实际上是如何发生的
8086是一个16位微处理器，具有20位地址总线，这意味着它最多可以访问2^20字节的数据。所以我的问题是，如果内存存储在微处理器之外，那么
有关 DDR3 时序图中 MRS 命令和 NOP 行为的问题 [已关闭]
我目前正在研究DDR3内存并正在分析其时序图。 我对以红色突出显示的部分特别感兴趣，该部分与 MRS 命令有关。我有一个
x86_64。如何避免内存取消引用占用 390 个处理器周期而不是 3.6 个或最多 10 倍（36 个周期）而不是 100 倍
为了优化并发链表访问，我尝试对 x86_64 中取消引用所需的平均时间进行基准测试（我的特定处理器是 Ryzen）。 虽然我知道过去的美好时光...
在最近的 Intel ISA 文档中，lfence 指令被定义为序列化指令流（防止指令流中的乱序执行）。特别是
这个问题已经过时了，所以这不是重复的。 我们通常指的是 64 位和 32 位计算机。传统上，这直接对应于寄存器大小（根据我的理解）并且是......
“64 位操作系统”、“基于 x64 的处理器”与字长之间有什么关系？
我想知道，64位操作系统和基于x64的处理器是否意味着字大小（即处理器和物理内存之间的内存传输大小）是64位？如果操作
为什么CompareAndSwap指令被认为是昂贵的？ 我在一本书上读到： “内存屏障很昂贵，大约为 作为原子的比较昂贵（） 操作说明。” 谢谢！
考虑下面的代码： std::atomic a = 100; --- 中央处理器0： a.store(101, std::memory_order_relaxed); --- 中央处理器1： int tmp = a.load(std::memory_order_relaxed); // 假设 `tmp` 是 101。 让我们...
我认为，为了让CPU继续执行后续指令，存储缓冲区必须执行部分MESI处理以获得缓存一致性，因为最新的值存储在存储缓冲区中......
根据Intel Skylake架构图，一个端口可以链接多个执行单元。这些单元可以同时工作吗？ 例如，如果“整数向量乘法