cpu-architecture 相关问题

CPU或微控制器的硬件微体系结构(x86,x86_64,ARM,...)。

CPU乱序执行会影响C++中new运算符的顺序吗?

C++ 中的 new 运算符执行以下操作: 分配内存:它在堆上为单个对象或对象数组分配内存。分配的内存量足以容纳...

回答 1 投票 0

为什么粗粒度多线程和细粒度多线程的管道约束不同?

在“计算机组织与设计:硬件/ 软件接口,第六版”David A. Patterson 和 John L. Hennessy 的 RISCV 版第 6.4 章,其中提到“粗粒度...

回答 2 投票 0

为什么x86-64(或其他架构)不实现除以10?

我熟悉编译器将除法和取模替换为常量(例如x/10),并乘以幻数(x * 0xcccccccd)>>(32 + 3)。编译器示例在这里。 移动$

回答 1 投票 0

zgemv 与 dgemv/sgemv 的算术强度?

sgemv(或dgemv)的算术强度是在这组练习中推导出来的(https://florian.world/wp-content/uploads/FM-High-Performance-Computing-I-Assignment-1.pdf)成为: 0.5 / (1+c),其中...

回答 1 投票 0

当硬件预测不可用时,x86/ARM CPU 为何不停止对间接分支的推测?

正如英特尔优化手册中所述: 间接分支和调用的默认预测目标是 跌倒路径。如果并且当 硬件预...

回答 1 投票 0

有关寄存器行为的问题

我是一名刚接触verilog 和系统verilog 的工程师。我试图制作一个倾向于实现内存的模块。然而,该模块的行为并不是我所期望的。之后

回答 1 投票 0

关于verilog/system verilog中寄存器行为的问题

我是一名刚接触verilog 和系统verilog 的工程师。这是我第一次在这个网站上提问。我试图制作一个倾向于实现内存的模块。然而,这种行为...

回答 1 投票 0

为什么没有实现 DIV 指令来设置 CF 而不是引发异常

我知道在组装时必须非常小心,即: 这样做: 移动啊,10小时 移动,00h;股息 = 1000h 移动 bl,10 小时;除数 = 10h div...

回答 1 投票 0

RISVC 单周期处理器数据路径和测试平台

我将所有控制信号作为输入。我似乎无法正确连接所有内容。我需要我的波形配置看起来像参考波形,但不知何故我的波形最终以每个...

回答 1 投票 0

RISVC 单周期处理器数据路径和测试平台

在本实验中,假设您将所有控制信号作为输入。 我似乎无法正确连接所有内容。我需要我的波形配置看起来像这样,但我不知何故最终得到了一切......

回答 1 投票 0

为什么计算排序数组的直方图较慢?

考虑这段代码:https://godbolt.org/z/1331dbz8q 目标是对一个简单的直方图函数进行基准测试: [[gnu::noinline]] static void histogram(int const *a, int n, int *h) { 对于 (int i = 0; i ...

回答 1 投票 0

CPU进入保护模式后如何立即寻址下一条指令?

我一直在研究MIT6.828的Lab1。我对用于切换到保护模式的代码有疑问。 这是汇编代码 # 使用 bootst 从实模式切换到保护模式...

回答 1 投票 0

RISC-V SH 和 SB 指令是否允许与缓存通信?

sb、sh等risc-v指令是否允许访问缓存?还是直接与主存通信?我在主内存结构中见过 Wstrb 事件,但一般没有...

回答 1 投票 0

AArch64中32位寄存器的性能优势?

在AArch64/ARM64中进行整数运算时,使用32位W{n}寄存器与64位X{n}寄存器有性能差异吗? 例如,添加 W1、W2、W3 是否比添加 X1、...

回答 1 投票 0

VIPT 缓存中别名的性能影响

VIPT 缓存中的虚拟地址同义词(别名)对性能有何影响?我对最近的 x86_64 架构特别感兴趣,但了解更多其他架构也没什么坏处。

回答 1 投票 0

MIPS管道转发

考虑一个具有指令提取 (IF)、指令解码 (ID)、执行 (EX)、内存访问 (MEM) 和寄存器写回 (WB) 阶段的 5 级流水线处理器。以下哪项陈述...

回答 1 投票 0

如果多核CPU共享MMU,多个进程可以并行运行吗?

如果多核CPU每个核心都有一个专用的MMU,多个进程可以并行运行。我想知道如果多核CPU共享MMU会发生什么。 我猜,如果多核CPU共享...

回答 1 投票 0

为什么单核CPU不会出现指令重排序问题?

来自这篇文章: 在单个 CPU 核心上进行时间切片的两个线程不会遇到重新排序问题。单个核心始终知道自己的重新排序,并将正确解析自己的所有内存...

回答 2 投票 0

RISCV架构中调试模式发生异常如何结束程序缓冲区的执行?

以下引用摘自 riscv-debug-spec 版本 0.132。 异常不会更新任何寄存器。其中包括 Cause、epc、tval、dpc 和 mstatus。 他们确实结束了程序增益的执行...

回答 1 投票 0

对齐缓存行并了解缓存行大小

为了防止错误共享,我想将数组的每个元素与缓存行对齐。因此,首先我需要知道缓存行的大小,因此我为每个元素分配相应的字节数。其次我想要...

回答 7 投票 0

© www.soinside.com 2019 - 2024. All rights reserved.