代码中的问题是什么?它不是在 quartus prime 中生成状态图

问题描述 投票:0回答:0

https://github.com/snehabiswas28/bus-interface/blob/main/control.v 此代码未按预期生成状态图。

verilog system-verilog modelsim quartus xilinx-ise
© www.soinside.com 2019 - 2024. All rights reserved.