riscv 相关问题

RISC-V是一种新的指令集架构（ISA），最初设计用于支持计算机体系结构研究和教育，现在已成为RISC-V Foundation治理下的行业实现的标准开放架构。

如何在没有 UB 的情况下检索 risc-v32 上的 sp？

我的目标是 riscv32-unknown-elf (piccolo32)，所以它有一个堆栈。因此编译器可以并且将会使用它。具有 volatile 的代码如下所示： void* 易失性 sd = nullptr; // 易变到上一个...

c++ riscv riscv32

回答 1 投票 0

第 76 行中的 RISC-V 汇编错误：0x004000bc 处的运行时异常：地址超出范围 0x00000000

我已经研究这个代码好几天了，但我完全没有修复它的想法。无论我做什么，这个运行时异常都不会发生任何变化。我该如何修复它？对于上下文我正在尝试...

java assembly runtime-error riscv rars-simulator

回答 1 投票 0

RISCV架构中调试模式发生异常如何结束程序缓冲区的执行？

以下引用摘自 riscv-debug-spec 版本 0.132。异常不会更新任何寄存器。其中包括 Cause、epc、tval、dpc 和 mstatus。他们确实结束了程序增益的执行...

cpu-architecture privileges riscv

回答 1 投票 0

我可以流水线化多周期 risc v 核心吗？如何？

我有一个 risc v 多周期核心 picorv32，每条指令都经过 3 个阶段获取、加载寄存器和执行，这是三个主要的其他操作也在执行，所以我想要管道...

architecture pipeline cpu-architecture riscv multicore

回答 1 投票 0

这个RISCV版本中TCM与Icache有什么联系？

在这个页面的中间（https://github.com/ultraembedded/riscv），有一个关于核心的框图，我真的不知道TCM与Icache在同一个块中做什么？这是一个选择吗...

latency riscv tcm

回答 2 投票 0

如何将字符作为用户输入并将其存储到寄存器而不使用 RISC-V 中的任何伪指令？

我试图从 RISC-V 中的用户输入中获取一个字符，但作业的限制表明我不能使用除“la”之外的任何伪指令。我发现的每个例子都使用“li&...

mips riscv

回答 1 投票 0

我从哪里开始制作基本的 riscv64 裸机操作系统？ [已关闭]

我从哪里开始制作裸机操作系统？我如何制作 riscv64 裸机操作系统？我的意思是，就像一个可以充当文本编辑器的操作系统，这样你就可以输入和使用退格键、移位键和大写字母……

operating-system riscv osdev

回答 1 投票 0

像 F 这样的 RISC-V 扩展到底是如何在流水线处理器中实现的

我知道典型的浮点运算比典型的整数运算要慢得多，所以我不太确定哪种方法（es？）适合实现 RV32IF 处理器...

floating-point cpu-architecture hardware riscv pipelining

回答 1 投票 0

FPGA 上 RISCV CPU 的链接器脚本，堆栈不在我期望的位置？

在过去的几个月里，我在 FPGA 上实现了 RV32I CPU。到目前为止，我只是使用一些汇编代码对其进行了测试。这周我决定用 C 语言尝试一个简单的测试程序。源代码...

gcc embedded riscv linker-scripts

回答 1 投票 0

QEMU 模拟的 E1000 是否在每次收到数据包后发送中断？

我正在做网络驱动程序实验室（MIT 6.1810 的一部分）当接收到多个数据包时（在多个进程同时 ping 的情况下），E1000 仅发出 1 个中断（因此当

c kernel qemu riscv xv6

回答 1 投票 0

如何将十六进制编码的指令编译成ELF用于RISCV模拟？

我编写了一个随机RISCV32I指令生成器，它可以生成十六进制格式的指令，如果需要，也可以生成二进制格式的指令。举一个简短的例子，我有： 8E900D13 00000013 0b700e13

assembly compilation riscv machine-code

回答 1 投票 0

OpenSBI 提供哪些功能是 DTS 在模拟环境中所不具备的？

我一直在尝试RISC-V模拟器，主要是QEMU和mini-rv32ima，并接触到了OpenSBI。该项目将自身定义为： RISC-V 管理程序二进制接口 (SBI) 是

linux-kernel linux-device-driver emulation qemu riscv

回答 1 投票 0

RISC-V 汇编 - 插入符号地址的文字值

我正在探索如何同时使用 C 和 RISC-V 汇编，但遇到了困难。考虑以下执行矩阵乘法的 C 程序，其中矩阵定义为 extern float*。

c assembly gcc riscv

回答 1 投票 0

为 RISCV 数据部分添加标签的正确方法（以便汇编器可以拾取）

汇编器将访问 .data 部分中的第一个标签转换为没有问题，但将后续标签转换为某个 gp 相对地址，如果我不明白其目的是什么。我正在努力

assembly gcc riscv gnu-assembler

回答 1 投票 0

RiscV 中从超级用户模式到用户模式的地址转换

假设我们在支持M、S和U模式的hart上，并且当前处于S模式，启用了虚拟地址并且satp指向当前PTE表（内核PTE表）。现在假设我们...

riscv mmu supervisor-mode

回答 1 投票 0

当hgatp.MODE=BARE时，HS level sstatus.MXR在两阶段寻呼中起什么作用？

注意：以下报价所用的文档版本为 20211203，日期为 2023 年 10 月 2 日。在 RISCV 特权规范的第 9.5 节中有以下声明： vsstatus 字段 MXR，它可以...

paging riscv hypervisor

回答 1 投票 0

RISC-V 中指令是如何拆分的？

我一直在尝试用 Lua 编写 RISC-V 模拟器。我正在尝试查找有关说明及其工作原理的信息，但我不想阅读手册，所以我去了 ChatGPT。它说欧...

lua emulation cpu-architecture riscv

回答 1 投票 0

a0寄存器在risc-v架构中是否有隐藏的含义？

在尝试调试这个基本的 risc-v 汇编代码片段时，gdb 显示不同的寄存器值。开始：李a0, 138 李a1, 138 MV a2, a0 环形： j循环 “信息寄存器a0”

assembly gdb riscv riscv32

回答 1 投票 0

RISC-V 分页：什么决定了脏位和访问位的管理方式？

RISC-V 特权 ISA 规范第 4.3.1 节（“寻址和内存保护”）规定，允许使用两种管理叶页上的脏位和访问位的方案：呃...

memory-management operating-system paging riscv riscv32

回答 1 投票 0

我应该如何修改这个RISC-V代码来生成中间行宽度为N的对称菱形？

我被要求编写一个 RISC-V 汇编代码来生成一个由星号组成的对称菱形，其中间行宽度为 N。N 是从用户输入的奇数。示例：输入...

assembly riscv rars-simulator

回答 1 投票 0

riscv 相关问题

最新问题