verilog 相关问题

谁能帮我理解下面的命令的作用吗？ reg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next; 我知道 reg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}} 表示 assi...

verilog system-verilog hardware

回答 1 投票 0

如何在包络信号的最大点（第一个和最后一个）触发？

我写了这段代码，但第一个触发器是正确的，但我不知道为什么第二个和第三个触发器出现在第二个以及前一个峰值和最后一个触发器（也作为秒）。 ..

verilog

回答 1 投票 0

限制 Verilog 参数

我正在编写一个简单的Verilog模块，需要对其参数值进行限制。我的意思是只允许将某些值分配给通用参数。我知道这可以...

verilog system-verilog fpga xilinx

回答 1 投票 0

我的计数器在时钟上升沿驱动时出现错误

我制作了最多计数 100 的计数器。计数行为由时钟的上升沿驱动。你可以看下面的代码 //“design.sv”的代码模块计数器（输入时钟，输入

verilog system-verilog

回答 1 投票 0

让两条线在DE2-115液晶屏上工作

DE2-115 LCD 上的两条线都无法正常工作。我知道我需要更改 DDRAM 地址以获得开始打印消息的起始位置，但我不是

verilog intel-fpga

回答 1 投票 0

Verilog 16位ALU，尝试改变运算代码，结果还是一样

我正在尝试编写一个16位ALU。我已经编译成功了，但是当操作代码alu_code改变时，结果C保持不变（第一次操作结果）这是我的代码...

verilog modelsim alu

回答 1 投票 0

verilog 程序员关于 for 循环的知识

总是@*开始对于 (i = 0; i < 256; i = i + 1) begin for (j = 0; j < 256; j = j + 1) begin if (image_data[i] == image_data[j]) begin pattern_counts[i] = pattern_counts[i] +...

for-loop verilog

回答 1 投票 0

检查数组内容是否有重复值的断言

我有一个数组逻辑 [254:0][7:0] 数组。根据设计，该数组必须仅包含一次 0 到 254 之间的所有值。我想写一个SystemVerilog断言来测试它。到目前为止，我想出了一些......

verilog system-verilog system-verilog-assertions

回答 1 投票 0

基于SV LRM的reg上允许连续指派数量的测试问题

我想根据 SV LRM 计算出在一根电线/寄存器中持有多少个连续分配是合法的。我查看了 verilog 和 SV LRM，它说明了以下内容。 “连续作业...

verilog system-verilog

回答 1 投票 0

使用python将括号内的值转换为二进制形式

有一个示例输入文件如下（input1.txt）（供您参考，4'hF 表示其值为十进制 15，它是二进制 4 位，其值为每一位二进制 1111。所以，4'hF 是 sam...